Kamis, 15 Juni 2023

Laporan Akhir 3







1. Jurnal [Kembali]




2. Alat dan Bahan [Kembali]
 1. Proteus
 2. Module D'Lorenzo (Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)


 3. Jumper


3. Rangkaian Simulasi [Kembali]
Rangkaian Percobaan 3A

Rangkaian Percobaan 3B


4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian digunakan dua IC yaitu jenis 74193 dan 74192 di mana ada pin up, pin down, pin reset dan pin input. IC 74193 bisa menghitung dari 0 sampai 15 dan IC 74192 bisa menghitung dari 0 sampai 9. Untuk melakukan perhitungan atau counter maka pin diberi masukan logika 1 setelah perhitungan dilakukan maka pin PL akan aktif dan menghasilkan perhitungan otomatis. Inputan UP berfungsi untuk melakukan perhitungan maju sedangkan kaki DN berfungsi untuk melakukan perhitungan mundur sedangkan MR berfungsi untuk melakukan riset pada output sehingga perhitungan akan dimulai dari awal.

        
5. Video Rangkaian [Kembali]

6. Analisa [Kembali]
1.Analisa output percobaan berdasarkan IC yang digunakan

Output yang dihasilkan pada percobaan 3A kondisi 1,2 dan 3 menunjukkan bit 0 untuk kondisi 4 .Proses perhitungan dapat berjalan dengan cara menambahkan input S1 dengan clock yang dihasilkan adalah counter up dari 0 sampai 15 dan 0 sampai 9 sedangkan untuk kondisi 5 input yang diganti adalah S2 dan menghasilkan counter down yaitu 15-0 dan 9 sampai 0 pada percobaan ini IC 74193 melakukan perhitungan 0 sampai 15 atau sebaliknya dan IC 74192 melakukan perhitungan 0 sampai 9 atau sebaliknya.
pada percobaan 3B output adalah 0. Pada saat S2 = 0 akan terjadi perhitungan mundur pada kondisi 5 pada kondisi 6 output yang dihasilkan adalah perhitungan maju karena clock mengaktifkan counter up.

2.Analisa hasil percobaan pada kondisi 3 dan 4
Pada kondisi 3A semua output bernilai nol pada kondisi 4 dan 5 memiliki input clock S adalah pin up sehingga menghasilkan counter dengan perhitungan naik.
pada kondisi 4 A counter tidak melakukan perhitungan karena S3 terhubung ke PL yang merupakan aktif low maka output akan bernilai nol karena semua data input memiliki nilai 0. Pada kondisi 4b Mr akan bernilai 1 yang akan mereset atau mengulang dari nol kembali output.

7. Link Download [Kembali]
Download HTML Disini
Download Rangkaian Percobaan 3A Disini
Download Rangkaian Percobaan 3B Disini
Download Video Simulasi Disini
Download Datasheet 74192 Disini
Download Datasheet 79193 Disini
Download Datasheet Logic Probe Disini
Download Datasheet SPDT Disini



di Tidak ada komentar:

Laporan Akhir 2







1. Jurnal [Kembali]



2. Alat dan Bahan [Kembali]
 1. Proteus
 2. Module D'Lorenzo (Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)


 3. Jumper


3. Rangkaian Simulasi [Kembali]


Rangkaian Percobaan 2A
Rangkaian Percobaan 2A

4. Prinsip Kerja Rangkaian [Kembali]
Pada rangkaian percobaan kali ini digunakan dua buah IC yaitu IC 74LS90 dan IC 7493 yang berfungsi sebagai counter. IC 74LS90 bisa menghitung dari 0 sampai 9 dan IC 7493 bisa menghitung dari 0 sampai 15. Jika R0 aktif maka output akan di reset menjadi 0 sedangkan jika R9 aktif maka output akan di reset menjadi 0-9.
     
5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

PERCOBAAN 2

1. Analisa output percobaan berdasarkan IC yang digunakan?

  • Pada percobaan 2A digunakan IC 74LS90 dihasilkan output counter yang melakukan perhitungan lompat dengan kondisi up dan output IC 7493 juga akan menghasilkan perhitungan 4 dengan kondisi up.
  • Pada percobaan 2B output dari IC 74LS90 menghasilkan perhitungan yang berurutan dari 0 sampai 15 begitupun dengan IC 7493 yang menghasilkan output 0 sampai 9.

2. Apa pengaruh Clock A dan Clock B pada IC yang digunakan ?

Pada percobaan 2A menggunakan clock A dan B yang berasal dari input yang sama namun hanya Q0 dan QA yang terhubung secara sinkron sedangkan Q1,Q2 dan Q3 terhubung secara asinkronus yang menyebabkan terjadinya perhitungan lompatan. Pada percobaan 2B digunakan clock A dan clock b di mana clock B merupakan output dari Q0 sehingga rangkaian tersebut merupakan rangkaian asinkronus dan proses perhitungan berjalan normal dari 0 sampai 9 dan dari 0 sampai 15.

7. Link Download [Kembali]
Download HTML Disini
Download Rangkaian Percobaan 2A Disini
Download Rangkaian Percobaan 2B Disini
Download Video Simulasi Disini
Download Datasheet 74LS90 Disini
Download Datasheet 7493 Disini
Download Datasheet Logic Probe Disini
Download Datasheet SPDT Disini


di Tidak ada komentar:

Laporan Akhir 1







1. Jurnal [Kembali]


2. Alat dan Bahan [Kembali]
 1. Module D'Lorenzo (Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)


 2. Jumper


3. Rangkaian Simulasi [Kembali]
Rangakaian Percobaan 1


4. Prinsip Kerja Rangkaian [Kembali]

Pada rangkaian percobaan kali ini merupakan rangkaian asinkronus counter yang merupakan jenis counter di mana flip-flop pertama terhubung ke clock dan clock flip-flop selanjutnya merupakan output dari flip-flop sebelumnya. Pada rangkaian terdapat 8 buah output dari 8 buah J-K flip-flop. Pada rangkaian MSB terletak pada K-K flip-flop yang sebelah kanan sedangkan LSB terletak pada J-K flip-flop sebelah kiri. J-K flip-flop yang digunakan merupakan jenis 74LS112 yang mana kaki input pada R dan S nya merupakan aktif low di ma na akan aktif apabila inputnya merupakan low atau 0 . Jadi jika kaki set dihubungkan ke ground maka akan berlogika nol sehingga output yang dihasilkan akan diset menjadi satu, sedangkan jika pin reset diberikan inputan low maka akan mereset output menjadi nol. Rangkaian pada percobaan kali ini merupakan jenis rangkaian asinkronus up dimana perhitungannya dimulai dari 0-9 atau 0-15. Percobaan ini dikatakan memiliki kerugian dari perhitungan yang dilakukan lambat. Hal tersebut dikarenakan tegangan yang diterima flip flop harus menunggu output dari J-K flip-flop sebelumnya atau output dari Q sehingga membutuhkan waktu untuk mendapatkan inputan dari J-K flip-flop sebelumnya.
        
5. Video Rangkaian [Kembali]


6. Analisa [Kembali]

PERCOBAAN 1

1. Analisa output percobaan berdasarkan IC yang digunakan?

Pada percobaan 1 menggunakan Jika flip-flop dengan IC 74 LS112. Rangkaian disusun asinkron dan mengakibatkan terjadinya perhitungan dari 0 sampai 15 untuk output Q dan output 15 sampai 0 untuk output Q'. Rangkaian flip-flop yang disusun akan menghasilkan sebuah counter dimana nilai dari clock pada flip-flop 2 merupakan output dari flip-flop yang pertama sehingga menghasilkan output 4 bit yang akan berubah seiring dengan perubahan clock pada saat fall time.

2. Analisa sinyal output yang dikeluarkan jJ-K flip-flop kedua dan ketiga?

Sinyal output yang dilewatkan flip-lop kedua dan ketiga dapat dilihat pada timing diagram di mana sinyal output yang dikeluarkan flip flop kedua mengalami perlambatan daripada output flip-flop yang pertama begitu juga dengan flip-flop ketiga. Hal tersebut disebabkan oleh inputan dari J-K flip-flop kedua dan ketiga harus menunggu output dari J-K flip-flop sebelumnya yang menyebabkan adanya delay pada output.

7. Link Download [Kembali]
Download HTML Disini
Download Rangkaian Disini
Download Video Simulasi Disini
Download Datasheet 74LS112 Disini
Download Datasheet Logic Probe Disini
Download Datasheet SPDT Disini




di Tidak ada komentar:

Senin, 12 Juni 2023

Tugas Pendahuluan 1 Modul 3

 Percobaan 1 Kondisi 13





1. Kondisi [Kembali]
    Percobaan 1 Kondisi 13
    Buatlah rangkaian seperti gambar percobaan 1 dengan dengan sumber 3.3V dengan output 8 bit  

2. Gambar Rangkaian Simulasi [Kembali]


3. Video Simulasi [Kembali]








4. Prinsip Kerja [Kembali]

Pada rangkaian percobaan kali ini merupakan rangkaian asinkronus counter yang merupakan jenis counter di mana flip-flop pertama terhubung ke clock dan clock flip-flop selanjutnya merupakan output dari flip-flop sebelumnya. Pada rangkaian terdapat 8 buah output dari 8 buah J-K flip-flop. Pada rangkaian MSB terletak pada K-K flip-flop yang sebelah kanan sedangkan LSB terletak pada J-K flip-flop sebelah kiri. J-K flip-flop yang digunakan merupakan jenis 74LS112 yang mana kaki input pada R dan S nya merupakan aktif low di mana akan aktif apabila inputnya merupakan low atau 0 . Jadi jika kaki set dihubungkan ke ground maka akan berlogika nol sehingga output yang dihasilkan akan diset menjadi satu, sedangkan jika pin reset diberikan inputan low maka akan mereset output menjadi nol. Rangkaian pada percobaan kali ini merupakan jenis rangkaian asinkronus up dimana perhitungannya dimulai dari 0-9 atau 0-15. Percobaan ini dikatakan memiliki kerugian dari perhitungan yang dilakukan lambat. Hal tersebut dikarenakan tegangan yang diterima flip flop harus menunggu output dari J-K flip-flop sebelumnya atau output dari Q sehingga membutuhkan waktu untuk mendapatkan inputan dari J-K flip-flop sebelumnya.

 
5. Link Download [Kembali]
   Video

di Tidak ada komentar:

Tugas Pendahuluan 2 Modul 3

Percobaan 3 Kondisi 4





1. Kondisi [Kembali]
    Percobaan 3 kondisi 4
    Buatlah rangkaian seperti gambar percobaan 3.a dan beri diode dengan posisi terbalik        setelah IC counter

 2. Gambar Rangkaian Simulasi [Kembali]



3. Video Simulasi [Kembali]


4. Prinsip Kerja [Kembali]
Pada rangkaian percobaan kali ini kami menggunakan 8 buah saklar dan 2 buah IC yang berfungsi untuk menghitung maju atau mundur suatu bilangan biner yaitu IC 74193 dan IC 74192 dimana IC 74193 dapat menghitung nilai biner dari 0-15 dan IC 74192 bisa menghitung nilai biner dari 0-9. Pada IC memiliki 8 buah input di mana ada pin UP, DN, PL, dan MR. Pin UP berfungsi untuk menghitung maju pin DN berfungsi untuk menghitung mundur dan pin MR berfungsi untuk mereset hitungan bilangan biner atau output kembali menjadi nol. Pada rangkaian percobaan, arus yang keluar dari output tidak bisa mengalir ke LED karena kondisi diode yang terbalik sehingga rangkaian tidak bisa menghitung bilangan biner yang dihasilkan . Jadi, rangkaian tidak dapat bekerja karena terdapat diode yang terbalik setelah arus yang mengalir dari output J-K flip-flop yang mengakibatkan LED tidak menyala.

 
5. Link Download [Kembali]
di Tidak ada komentar:

Minggu, 11 Juni 2023

MODUL 3 COUNTER





Modul III

COUNTER
1. Tujuan [Kembali]
1.  Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous.
2. Merangkai dan Menguji aplikasi dari sebuah Counter

2. Alat dan Bahan [Kembali]


Gambar 3.1.Module D'Lorenzo

Gambar 3.2 Jumper




3. Dasar Teori [Kembali]
Counter  
    Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.   
a. Counter Asyncronous   
    Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.


Gambar 3.3 Rangkaian Counter Asyncronous
   
b. Counter Syncronous   
    Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

 

                           Gambar 3.4 Rangkaian Counter Syncronous



di Tidak ada komentar:

Kamis, 08 Juni 2023

Laporan Akhir 1 Modul 2







1. Jurnal [Kembali]






2. Alat dan Bahan [Kembali]
 1. Module D'Lorenzo (Panel DL 2203C, Panel DL 2203D, Panel DL 2203S)


 2. Jumper


3. Rangkaian Simulasi [Kembali]





4. Prinsip Kerja Rangkaian [Kembali]

Pada J-K flip-flop terdapat 4 kaki input yaitu R, S, J, dan K dan juga clock di kaki. Pada inputan R dan S merupakan aktif low dimana akan aktif pada saat diberikan input 0  . Jika inputan R aktif, maka output akan bernilai 0 dan jika inputan S aktif, maka output output akan bernilai 1. Apabila R dan S sama-sama tidak aktif. Terdapat 4 kemungkinan kondisi output, yaitu don't care, reset,set, dan toggle. Jika inputan R dan S tidak aktif, maka output akan dipengaruhi oleh input pada J dan K. Jika J berinput 1 dan K berinput 0, maka output yang dihasilkan yaitu 1 dan jika J diberikan input 0 dan K diberikan input 1 maka outputnya akan bernilai 0. Pada rangkaian D flip-flop pada dasarnya dibangun menggunakan R-S flip-flop. Perbedaannya terdapat pada inputan R yaitu inputan ke R terlebih dahulu diberi gerbang not. 
        
5. Video Rangkaian [Kembali]




6. Analisa [Kembali]

1. Pada percobaan 1 terdapat input x yang artinya not change. Kenapa dalam percobaan ini terdapat kondisi seperti itu? Apa penyebab dan kenapa ada kondisi ini?

Jawab:

Pada rangkaian percobaan 1 inputan x artinya tidak peduli apakah nilai inputan pada B2,B3,B4,B5 dan B6 diberi inputan 1 atau 0, jadi apapun input yang diberikan tidak akan mempengaruhi nilai output. Pada saat input R bernilai nol dan S bernilai 1 maka IC dalam kondisi reset karena pin R dan S berupa aktif low sedangkan pada saat input R bernilai 1 dan S bernilai nol, IC dalam kondisi set aktifnya input R dan S dan menyebabkan J-K ataupun D flip flop tidak berfungsi sehingga berapapun nilai inputnya tidak akan mempengaruhi hasil output.

2. Dalam percobaan modul 2 tentang flip-flop dikenal beberapa kondisi pada flip flop. Diantara kondisi tersebut adalah x, toogle, → dan terlarang. Jelaskan apa yang dimaksud dengan kondisi X, toogle, → dan terlarang beserta contohnya! 

Jawab:

a. Kondisi X 

merupakan kondisi ketika berapapun nilai inputan yang diberikan tidak akan mempengaruhi hasil outputnya. Contohnya pada percobaan 1 karena pin R dan S nya tidak aktif maka berapapun input yang diberikan pada B2,B3 B4,B5 dan B6 tidak akan mempengaruhi hasil outputnya.

b. Kondisi toogle

Merupakan kondisi pembalik dari output sebelumnya. Jika output nol diberi kondisi togel maka akan menghasilkan output bernilai 1 begitupun sebaliknya.

c. Kondisi "→" 

merupakan kondisi dimana output pada kondisi sebelumnya dijadikan input pada kondisi sekarang atau setelah kondisi tersebut. Contohnya ketika suatu rangkaian menghasilkan output 0 maka output nol akan digunakan sebagai input pada kondisi berikutnya.

d. Kondisi terlarang

Merupakan kondisi ketika suatu input menghasilkan kondisi yang tidak valid yaitu ketika kedua inputan diberi nilai 1 dan hanya terdapat pada R-S flip-flop. Contohnya pada saat R-S flip-flop diberi input 1 dan 1 maka outputnya tidak akan valid atau jelas.

7. Link Download [Kembali]

di Tidak ada komentar:
Langganan: Postingan (Atom)

MODUL 4

  [KEMBALI KE MENU SEBELUMNYA] DAFTAR ISI     1. Pendahuluan     2. Tujuan     3. Alat dan Bahan     4. Dasar Teori     5. Perc...